유명 반도체 SoC Analog 회로 IP 설계 Engineer (E)

[Principal Accountabilities]

SoC용 Alalog 회로 IP 설계(BOD, POR, LDO, PLL등)

14nm 이하 FinFet 공정에서 저전력 아나로그 회로 설계 경험

고속 PLL설계 경험(General purpose또는 Fractional-N type)

레이아웃 엔지니어를 위한 Floorplan 설계 및 매칭, 고속배선 가이드

Post-silicon bring-up 및 디버깅 지원

[Key Performance Measures]

Analog 회로 시뮬레이션 능력(noise, loop stability analysis, ad/dc/tran analsys, monte-carlo etc)

Component 회로 및 Top level 회로 검증을 위한 테스트환경 설정 및 실행

Post-silicon  디버깅 및 성능 검증

[Qualifications]

석사 졸업후 10년 산업체 근무경력자

Cadence’s IC, analog circuit simulator(Spectre, hspice, finesim, Verification(DRC,LVS,PEX) 경험

영어로 업무 수행 가능자

[우대사항1] Mix analog/digtal simulation, Verilog 모델링 경험

[우대사항2] Verilog-A 모델링 및 SKILL Coding 경험

• 경력 9년 이상

• 대학교졸업(4년)이상