플래시 스토리지/반도체 팹리스 혁신기업: SoC RTL 개발자

플래시 스토리지/반도체 팹리스 혁신기업

[포지션] SoC RTL Engineer

[직무내용]

SSD의 성능, 신뢰성, 전력 효율 관련 핵심 부품인 SSD 컨트롤러 SoC 개발

• SoC Platform 개발

－ Chip-Top Integration 및 ASIC Front-End

－ Processor & Bus System

• SoC 내부 SSD IP 개발

－ SSD HW 및 SW

－ NAND Interface

• PCIe Interface

－ SoC 개발 과정에서 요구되는 PCIe 관련 초기 가동, 검증 그리고 테스트를 위한 firmware와 microcode의 설계 및 개발

－ PCIe-based software protocol (e.g., NVMe)과의 인터페이스 설계 및 개발

－ PCIe 검증 장비를 이용한 실험 및 분석

• DDR Interface

－ DDR DRAM (LPDDR4/4x/5/5x, DDR4/5, etc) 관련 SOC Bring-up, 개발/제품 보드 리뷰 및 검증, 각종 테스트 환경 구축

－ DDR DRAM Device Driver (Training / Calibration, I/O tuning) 및 PCB SI/PI optimization 관련 소프트웨어 개발

－ SoC의 DDR IP 검증 및 특성화 작업, 데이터 수집과 분석, 각종 DRAM 테스트 등의 역할 수행

[자격 요건]

• 4년제 학사 이상

• 2년 이상의 RTL 개발 경력

(대학원 과정 경력 인정)

• VERILOG, C 언어 숙련자

• RTL 및 C 개발 관련 EDA 툴 사용에 어려움이 없는 사람

• SoC와 Embedded System에 대한 이해 및 디버깅 능력

[우대 사항]

• NVMe/FTL/PCIe/DDR/NAND 관련 IP/SoC 개발/검증 경험

• 알고리즘 개발 경험 (SSD 이외 분야도 우대)

• PCIe 테스트를 위한 리눅스 디바이스 드라이버 및 응용프로그램 개발 경험

• PCIe compliance program 관련 경험

• 5년 이상의 소프트웨어 기반의 PCIe 서브시스템 IP 설계 검증 경험

• 실험 장비 사용 경험(PCIe protocol analyzer, BERT, digital oscilloscope 등)

• SoC 초기 가동 (Bring-up) 경험

• DDR DRAM Device Driver & DRAM Protocol에 대한 경험

• 5년 이상의 DDR DRAM 서브시스템 IP 설계 검증 및 검증 가속화 경험

• PCB SI/PI 분석 및 유관 설계 및 툴 사용 경험

[근무지] 서울시 강남구 학동로

(강남구청역 3, 3-1번 출구)

[연봉] 협의

• 경력 3년 이상 ~ 20년 이하

• 대학교졸업(4년)이상