 |
|
주식회사 세미파이브
DFT Engineer |
|
About SEMIFIVE
Founded in Seoul in 2019, SEMIFIVE is basing its foundation on Korea’s semiconductor design competency
that was amassed for more than 20 years. With expertise in front-end to back-end design,
SEMIFIVE has become the fastest-growing silicon design company that offers the most comprehensive
design solutions. SEMIFIVE’s core business is its innovative Platform SoC that enables low-cost & high-efficiency
SoC design, and also provides various design solutions for global customers through its diverse network.
As the cost of developing an SoC and the demand for customized silicon continue to grow rapidly,
SEMIFIVE’s Platform SoC will play a key role in turning innovative ideas into silicon.
SEMIFIVE, hand in hand with global innovation leaders, is growing as a leading partner for future SoC designs,
and thereby becoming : The New Global Hub of Custom Silicon. |
|
|
|
|
 모집부문 |
|
| DFT Engineer |
Full-Time | 대한민국 | 기술직 |
| Job Purpose |
As a DFT Implementation Engineer, you will participate in SCAN insertion, ATPG,
BIST/BIRA insertion, advanced DFT (3D-IC, ISO26262), hierarchical DFT flow,
and TOP DFT architecture design. You will also be involved in yield improvement,
SDC creation and cleanup, Spyglass LINT/SDC/DFT checks, logic synthesis,
equivalence check, and STA (Static Timing Analysis). |
Principal
Accountabilities
|
ㆍDFT Implementation
- SCAN insertion / ATPG / Scan Simulation (Test Compiler / TetraMax)
- BIST/BIRA Insertion & Simulation : Tessent MBIST / JTAG / IJTAG
- Advanced DFT : 3D-IC, ISO26262, scan dump
- Hierarchical DFT Flow
- TOP DFT Architecture Design
- ATE Vector setup
- Yield improve
ㆍSDC Creation & Clean
ㆍSpyglass LINT/SDC/DFT Check
ㆍLogic Synthesis : DC/DCT/DCG
ㆍEquivalence Check : Formality/Conformal
ㆍSTA (Static Timing Analysis)
ㆍSimulator & Debugger : VCS / NC-verilog / Verdi |
Qualifications
|
ㆍ전기전자/컴퓨터공학 학사 후 경력 5 년 이상 또는 석사 후 경력 3 년 이상
ㆍDFT 설계 업무 경력 3 년 이상
ㆍSOC 설계 flow 및 설계 방법론에 대한 이해
ㆍSTA (Static Timing Analysis) constraints 및 SDF simulation 에 대한 경험
ㆍVerilog, SystemVerilog 를 활용한 RTL 논리회로 설계 경험
ㆍDFT specification 을 이해 및 결정하고 회로로 구현할 수 있는 능력
ㆍSOC architecture 경험 |
|
|
|
|
| 근무조건 |
|
ㆍ근무형태 : 정규직
ㆍ근무지역 : (13496) 경기 성남시 분당구 양현로 322 코리아디자인센터 2층(야탑동)
ㆍ인근전철 : 수인분당선 야탑에서 800m 이내 |
|
|
|
|
 |
|
| 복리후생 |
|
| WELFARE PROGRAM |
|
|
|
 |
지원금/보험
ㆍ종합건강검진
ㆍ유급병가지원
ㆍ단체상해보험지원 |
 |
급여제도
ㆍ경조사지원 |
 |
선물
ㆍ명절선물
ㆍ생일선물 |
 |
교육/생활
ㆍ중식제공
ㆍ사내스낵바무한운영 |
 |
근무환경
ㆍ도서구매지원
ㆍ사내도서관 |
 |
출퇴근
ㆍ유연근무제
ㆍ주차지원 |
|
|
|
|
|
|
|
| 전형절차 |
|
STEP 01
서류전형 |
|
STEP 02
팀별면접 |
|
STEP 03
임원면접 |
|
STEP 04
처우협의 |
|
STEP 05
입사 |
|
|
|
| 접수기간 및 방법 |
|
ㆍ접수기간 : 2025년 07월 17일 마감
ㆍ접수방법 : 사람인 온라인 입사지원 |
|
|
|
|
|
| Other Requirements |
|
ㆍ접수된 서류는 채용과 무관한 곳에는 사용하지 않습니다.
ㆍ ‘채용절차법’에 의거하여 반환 청구 기간 내 채용서류의 반환을 청구할 수 있습니다.
- 반환 서류 : 채용과정에서 제출한 서류 (*온라인으로 제출한 채용 서류 제외)
- 반환 청구 기간 : 결과 통지일 (채용여부가 확정된 날)로부터 180일 이내
- 반환 청구 신청 : careers@semifive.com 반환 청구 메일 신청
- 서류 반환 절차 : 신청 확인된 날로부터 14일 이내 지정한 주소지로 등기우편 발송
ㆍ지원 접수일로부터 반환 청구기간이 지난 서류는 별도의 파기 신청이 없더라도 ‘개인정보보호법’에 의거하여
지체 없이 채용 서류 일체를 파기할 예정입니다. |
|
|
 |
|
보다 중요한 건,
준비하는 것
