NPU Design Engineer

사용 기술

EDA Verilog Embedded HW AI/인공지능 MachineLearning

주요업무

• NPU 아키텍처 설계 및 최적화: AI 워크로드에 최적화된 NPU 구조 설계 및 성능 개선
• RTL 설계 및 검증: Verilog/SystemVerilog를 활용한 RTL 설계 및 시뮬레이션
• SoC 통합: NPU IP의 SoC 레벨 통합 및 인터페이스 설계
• EDA 툴 활용: Synthesis, Timing Analysis, Formal Verification 등 EDA 툴을 활용한 설계 검증
• 협업 및 커뮤니케이션: SoC, SW 엔지니어와 긴밀한 협업을 통한 제품 개발- 

자격요건

• 전자공학, 컴퓨터공학 또는 관련 분야 학사 이상 학위 보유자
• Verilog/SystemVerilog를 활용한 디지털 회로 설계 경험
• NPU, GPU, DSP 등 프로세서 설계 경험
• AMBA 인터페이스(AXI, AHB 등)에 대한 이해
• EDA 툴(Synopsys, Cadence 등) 사용 경험
• 협업 및 커뮤니케이션 능력

우대사항

• 석사 졸업 이상
• AI/ML 워크로드에 대한 이해 및 최적화 경험
• SoC 설계 및 검증 경험
• 저전력 설계 및 최적화 경험

마감일 및 근무지

• 마감일 : ~2025-06-13
• 근무지
- 경기 용인시 수지구 동천동 899 분당수지 U-TOWER

[채용절차]
• 전형절차: 서류심사 -> 팀면접 -> 최종면접 -> 입사
  (*기술면접은 본인의 대표 프로젝트에 대한 PPT 3~5장 내외의 발표 후 진행됩니다.)
※ 절차는 변경될 수 있습니다.

[지원 시 주의사항]
• 지원서 내용이 허위로 기재되었을 경우 합격이 취소될 수 있습니다.

[참고사항]
• 본 채용은 수시 진행으로 우수 인재 채용 시 마감될 수 있습니다.
• 제출된 서류는 반환하지 않으며, 본 목적 외 다른 용도로 사용되지 않습니다.