[System Architect] Topology Design & Technical Support Engineer

사용 기술

Verilog VHDL Python EDA

주요업무

• Interconnect Topology 개발
 - System Interconnect Topology 개발 및 검증
 - System Verilog 기반 고속 파이프라인 구조의 디지털 HW 기능 블록 개발
 - UVM Methodology 기반 IP 검증 환경 개발 및 검증
• Customer Project 기술 지원
 - SoC 요구 사항 분석 및 요구 사항에 맞는 IP 제안
 - 고객 요구 사항에 따른 제품 개발 및 개발 과정 상의 문제 해결
 - 제품 전달 및 제품 통합을 위한 기술 지원

자격요건

• 경력: 8년 이상 해당 전문 분야 종사
• 신입도 지원 가능
• 해외 여행에 결격 사유가 없으신 분

[필요 스킬]
• 디지털 하드웨어 디자인, 시스템 구조, IP 통합, SoC 제품에 대한 이해
• Verilog-HDL/VHDL/System Verilog를 이용한 RTL 설계 및 검증 환경 경험
• Shell Script/Python을 이용한 Tool 및 Test 환경 생성 경험
• Simulation, Synthesis 등을 위한 EDA Tool 사용 경험

우대사항

• 반도체 및 컴퓨터, 전기/전자학과 우대
• IP 사용 경험자, Integration/Verification/Bring-up 경험자 우대
• On-chip Bus Protocol (AMBA-AXI, APB, AHB)에 대한 이해가 있으신 분
• DDR SDRAM, DDR PHY Interface (DFI)에 대한 이해가 있으신 분
• 취업 보호 대상자 (보훈, 장애 등)는 관련 법령에 의거하여 우대

마감일 및 근무지

• 마감일 : ~2025-02-02
• 근무지
- 서울 강남구 역삼로 114, 13층

[채용 절차]
• 서류 접수 > 1차 직무 인터뷰 > 2차 리더십 인터뷰 > 최종 합격

[지원 서류]
• 경력: 이력서 1부 (자유 양식)
• 신입: 자기소개서 1부 (자유양식, 자유 분량), 최종 학력 성적증명서 1부
 - 자기소개서 필수 질문 : 지원 직무 관련 수강한 과목 또는 프로젝트 경험 상세히 기술