유명 반도체 팹리스 SoC DRAM 설계 Engineer (S)

ㅣ 담당 업무

• DRAM IP의 설계 사양 검토
• DRAM IP를 SOC에 통합 및 검증
• DRAM 관련 검증 계획 수립 및 실행
• 실제 칩 생산 및 양산 과정에서 발생하는 DRAM 관련 문제 해결
• DRAM 성능 최적화 및 안정성 확보
• 최신 DRAM 기술 및 트렌드 파악 및 적용

ㅣ 지원자격

[ 지원 자격 ]

• DRAM Controller / PHY 의 Integration 및 검증 경험
• DRAM 성능 최적화 경험
• SOC 설계 및 통합 경험
• 실제 칩 양산 경험 및 이슈 해결 경험

[ 우대 사항 ]

• 전기/전자공학, 컴퓨터 공학 또는 관련 분야의 학사 학위 이상
• System Verilog, UVM 등의 검증 언어 및 방법론에 대한 이해
• Prototyping(FPGA,Emulator)을 활용한 검증