[분당 R&D]Digital Logic 개발자 채용

사용 기술

VHDL Python C# C++ C Verilog Perl ASIC TCP/IP FPGA

주요업무

ㆍSoc 개발
ㆍDigital IP 개발
ㆍVerilog RTL coding and simulation
ㆍLogic Synthesis/STA
ㆍSystem Verilog/UVM을 이용한 Verification
ㆍFunctional Safety Logic Insertion
ㆍDFT

자격요건

ㆍ경력 3년 이상

우대사항

-

마감일 및 근무지

• 마감일 : ~2025-01-02
• 근무지
- 경기 성남시 분당구 양현로 322 3층

근무지 : 경기도 성남시 분당구 양현로405 4-11, 3층