본문 바로가기

반도체 Global Verification Project Manager

핵심 정보

경력
무관
학력
대졸(4년제) 이상
근무형태
정규직
급여
면접 후 결정
근무요일
주 5일(월~금)
근무지역
경기 성남시 분당구
최저임금계산에 대한 알림 하단에 명시된 급여, 근무 내용 등이 최저임금에 미달하는 경우 위 내용이 우선합니다. 본 채용정보는 2024년 1월 1일 부터는  2024년 최저임금을 준수 합니다.

본 채용정보는 마감되었습니다.

(주)코리아휴먼리소시스에서 채용공고가 시작되면 이메일로 알려드립니다.

상세요강


반도체 Global Verification Project Manager 


▣ 회사소개

   - 4년업력 맞춤형 반도체 전문기업 (반도체 설계 및 비메모리용 제조기업) / 100명 이상규모이며 확실한 기술력 확보

   - 차별화된 반도체 디자인 솔루션 파트너로서 혁신적 디자인 플래폼 기업

   - 최근 1000억 이상 투자 유치 (반도체 슈퍼호황으로 폭발적 성장 가능 기업)

   - 경기도 분당 야탑 근무


▣ 포지션

1) Job Purpose:  

   - Supports Global Verification Projects by managing deadlines and acting as a liaison with multi 

sites etc., vendors, customers and team members 


2) Principal Accountabilities: (the 6-8 main areas of responsibility)

 - Considering how to assign the verification workload and schedule for the projects carried out 

by HQ to the outsourcing companies located in various foreign countries 

 - Follow up the technical support related to outsourcing contracts (SOW, schedule, etc) 

 - Coordinate, manage, and report the contents of the SoC verification assigned to the 

outsourcing companies with technical and project-level decisions 

 - Based on the progress of the outsourcing company, coordinate the work content and schedule 

with each verification leader in HQ or customer 

 - Evaluate and report the project results and individual performance of each engineer in 

outsourcing companies 

 - Coordinate the internal preparations in HQ for outsourcing companies’ work 

         * Work type definition (by project), network access preparation (collaboration with IT and 

check), and Communication channel setup (mail, chat, JIRA, File sharing) 

         * Prepare and share the guidance to the outsourcing companies for the projects 


3) Key Performance Measures

 - Manage project risks and opportunities on time 

 - Develops and manages project schedules, milestones, deliverables 

 - Develops and implements with support of a cross functional project team (PMO, Sales and 

engineering) the strategy for the execution of the project scope in order to achieve the 

project performance and cost goals 



4) Qualifications

 - Enable to communication both verbal and written in English / Korean. (Engineering 

Communication) 

 - Customer focused attitude (Responsiveness, Accurate & Customer Friendly) 

 - Proficiency in office management software (MS Office and other company systems) 

 - Proven ability to operate under pressure 

 - Have experience in Project Management 

[preference] 

 - Ability to understand contract/engineering language and customer specifications 

 - Have work experience with Multi National Company 

 - Has Design/Verification engineering work experience over 7years


=================================================


상기 포지션 외에 현재 여러 포지션 동시 진행중입니다.


반도체 IP SoC 검증, PCle, Memory Controler, 펌웨어 및 임베디드 리눅스 엔지니어, 분야별 SoC 엔지니어 


1)반도체 Global Verification Project Manager 

2)반도체 IP SoC Verification Engineer 

3)반도체 Senior PCIe Engineer 

4)반도체 Senior Memory Controller Engineer 

5)반도체 DevOps Engineer 

6)반도체 Physical Design Engineer 

7)반도체 SoC Physical Implementation Engineer

8)반도체 Firmware & Embedded Linux Engineer

9)반도체  SoC Design Implementation Engineer 

10)반도체 SoC Development PM

11)반도체 SOC Design Service 및 IP Sales 

12)반도체 Marketing 


▣ 포지션

   1) 반도체 글로벌 검증 Project Manager 

   - 마감일 관리, 공급업체, 고객 및 팀원 연락하여 글로벌 검증 프로젝트 지원  

   - 해외 각지에 소재한 아웃소싱 업체에 본사에서 진행하는 프로젝트의 검증 작업량 및 일정 배정 방안 검토 / 

   - 설계/검증 엔지니어링 업무 경력 7년 이상 / 영어 커뮤니케이션 가능 / 다국적 기업 경력자 선호

   

  2) IP/SoC 검증 엔지니어

   - Logic Design 팀의 검증 엔지니어로서 검증 전략의 정의, 구현 및 실행에 참여,  IP/SOC 검증 결과 품질 분석

   - 광범위한 프로세서 및 IP/SoC 설계에 적용할 수 있는 설계자 테스트 방법론, 설계 팀과 긴밀히 협력하여 설계 오류 해결

   - 프로세서, SoC 아키텍처, 버스 아키텍처에 대한 확실한 이해, 다양한 검증 도구(VCS, Xcelium, Questa, Verdi 등)를 사용한 Verilog/System Verilog, 디지털 시뮬레이션 및 디버깅 지식, Perl, Python 또는 이와 유사한 스크립트 언어

 

  3) 선임 PCle 엔지니어 

   - PCle의 모든 부분에 대한 정의, 설계, 구현 및 검증

   - PCB 레이아웃, 제작 및 조립 프로세스의 모든 측면을 안내 및 지원, 드라이브 PCB 및 보드 아웃소싱, PCIe IP의 설계 및 검증, PCIe 부팅

   - BSEE, BSCE, BSCS 또는 관련 학위/ 하드웨어 및/또는 애플리케이션 엔지니어링 또는 관련 역할에서 최소 3년의 경험 / Verilog 및/또는 System Verilog에서의 RTL 설계 경험 / PCIe 및/또는 UPI와 같은 일관성 있는 프로토콜에 대한 경험


   4) 시니어(선임) 메모리 컨트롤러 엔지니어 

   - 엔지니어로서 모든 부품의 정의, 구현 및 검증에 참여

   -  PCB 레이아웃,드라이브 PCB 및 보드 아웃소싱,메모리 컨트롤러 IP 설계 및 검증,DDR/LPDDR 고속 메모리 부팅

   - BSEE, BSCE, BSCS 또는 관련 학위, 하드웨어 및/또는 애플리케이션 엔지니어링 또는 관련 역할에서 최소 3년의 경험, Verilog 및/또는 System Verilog Memory Controller 및/또는 일관성 있는 프로토콜에서의 RTL 설계 경험


   5) Physical Design Enginee (시니어 , 주니어 각각 채용)

   - Physical Design Engineer로서 통합, 평면도, 클럭 트리 합성, 전력 분배, I/O 계획 및 하드 IP 통합, 타이밍 클로저 및 물리적 검증

   - 물리적 합성,클럭 트리 합성, 전력 계획 및 배전,물리적 검증, 전력분석

   - 시니어 엔지니어 : 칩탑 계층 설계 (10개 블록 이상), 블록 파티션, 탑 CTS, CPU/GPU 강화, P&R 경험, TSMC 16nm/12nm 또는 Samsung 14nm 중요

   - 주니어 엔지니어 : 전기/전자/컴퓨터 공학 관련 전공 4년제 이상 석사 우대 , Digital Logic, Computer Architecture, VLSI, 반도체 관련 과목 이수, Synopsys/Cadence EDA Tool 사용 경험자 및 교육 이수자 우대


    6) SoC 물리적 구현 엔지니어 

통합, SDC Clean(GCA), Eaaivalence Check, DFT(BIST/BIRA/SCAN) 설계 검증, UPF 흐름 전력 설계 및 정적 타이밍 분석(타이밍 클로저)

 SCAN 삽입/ATPG/스캔 시뮬레이션,BIST/BIRA 삽입 & 시뮬레이션,SDC 생성 및 정리,타이밍 클로저, 저전력 설계,시뮬레이터 & 디버거 : VCSI NC-verilog / Verdi

    - 경력 : dft 전문성 , Hierarchical implementation Flow,SEC 14nm 이하 공정,DVF8 implementation,HSI IP Hardening, 설계 자동화 platform 개발, High-frequency Bus 구현 , 유창한 영어

    - 신입 : 자료구조,알고리즘 관련 과목 이수 및 우수 성적, 디지털 논리 회로,컴퓨터 구조론 관련 과목 이수 및 우수 성적, VLSI/반도체 관련 과목 이수 및 우수 성적, EDA tool 교육 이수, 유창한 영어


   7) 펌웨어 및 임베디드 리눅스 엔지니어

    - 사용자 지정 실리콘에서 실행되는 Linux 및 베어메탈 응용 프로그램용 장치 드라이버 

    - Linux 장치 드라이버 설계 및 설계, 임베디드 플랫폼의 보드 부팅 및 테스트, 하드웨어에 필요한 기능을 제공하기 위해 BSP(보드 지원 패키지)를 개발하거나 사용자 지정, 부팅 로더 및 리눅스 커널용 장치 드라이버 쓰기

   - C/C++ 프로그래밍에 능숙, Trace32/J-Link/OpenOCD 기반 JTAG 디버거, 시스템 소프트웨어, 마이크로프로세서/마이크로컨트롤러, 메모리 서브시스템, 하드웨어 IP 지식, Linux 장치 드라이버를 개발하고 디버깅한 경험,Linux 커널 프로그래밍 및 OS 내부 경험,  ARM Cortex 플랫폼,SoC 주변 드라이버에 익숙,BSP, 부트로더 개발


   8) SoC Design 구현 엔지니어 

   - 물리적 합성, 물리적 검증, 저전력 설계(UPF) 및 정적 타이밍 분석(타이밍 클로저)

   - 다계층 설계 흐름,SDC 이해 및 수정, 복잡한 클럭 트리 합성,정적 타이밍 분석, 타이밍 클로저,저전력 설계,물리적 검증

   - Samsung 5nm 공정에서 계층적 구현, SOC/ASIC 설계 흐름 이해, 버전 관리 시스템,스크립팅(쉘, TCL, 펄 등) 능력 보유


    9) SoC 어플리케이션 엔지니어

   - 내장 펌웨어, 다양한 자동화 유틸리티 등을 사용하여 칩 기능/특성화를 검증, 평가판, 애플리케이션 보드, FPGA 보드의 기술적 문제 테스트 및 디버깅,표준 절차를 사용하여 가능한 솔루션 분석

   - 테스트 장비 및 임베디드 프로그래밍을 통해 칩 기능을 검증하는 기술,SoC 아키텍처, 메가 IP 및 주변 기능의 이해

   - 관련분야 최소 4년, 측정기법 및 계측기에 대한 충분한 적용지식,장치 드라이버에 대한 경험 또는 지식 및 하드웨어 장치에 대한 이해,DDR/LPDDR 또는 PCIe, USB, MIPI 검증 경험이 선호,PHY 또는 컨트롤러 블록 및 SoC에 대한 펌웨어 개발도 선호


   10) SOC Develoment Engineer 

   - SoC 아키텍처, 로직 설계 및 검증, 물리적 구현(합성, DFT, STA, P&R, PV), 패키지 설계, TEST, 칩 검증 및 적격성 확인)과 개발 계획(일정, 자원 엔지니어링)

   - 팀장과 함께 프로젝트 계획(프로젝트, 엔지니어링 리소스, 리스크 관리) 정의, SoC 개발 프로젝트를 수행하기 위해 각 기능팀 구성 프로젝트 진행 상황 검토 및 문제 해결을 위한 조치 항목 정의 위험 항목 식별 및 위험 회피 실행 계획 수립

   -  논리 설계 및/또는 물리적 설계를 포괄하는 SoC 개발에 대한 경험과 지식, 반도체 소자 및 그 제조에 관한 지식 및 이해, SoC 개발 프로젝트를 이끈 경험관련분야 18년 이상 또는 12년 이상, 유창한 영어실력


   11) DevOps 엔지니어

    - 설계에서 구현에 이르기까지 복잡한 기술적 과제를 해결하기 위한 엔지니어링 노력의 주도/기여

    - 새로운 기술 및 툴 연구를 포함한 자동화 프레임워크, 테스트 및 인프라의 개선 설계, 개발 및 기여

    - 수동 운영 작업을 자동화하는 소프트웨어 개발

  - 4년제 대졸이상, 석사 우대 /   - 전기/전자/컴퓨터 공학 관련 전공 / - Synopsys/Cadence EDA Tool 사용 경험자 및 교육 이수 자 우대 /  - scripting (shell, tcl, perl, etc.) 능력 보유  / - Version Control system (Git, Perforce, etc.) 사용 가능 



▣ 접수방법

    1. 이력서(사진첨부 / 연락처 및 희망 연봉기재)

    2. 자기(경력)소개서(근무회사 소개 및 주요 경력업무 위주로 기재)

    3. 가급적 MS-word 자료를 부탁드립니다.

    ※ 채용마감일이 따로 있지는 않으며 채용시 마감인 관계로 빠른 지원을 부탁드립니다.

  

▣ 담당자

    헤드헌팅 전문주식회사 KoreaHR 변재웅 대표

    · 웹사이트: http://koreahr.co.kr

    · 연락전화번호 : 02-2038-3232

    · 휴대폰 : 010-4007-5737

    · 카카오톡 오픈채팅 : https://open.kakao.com/o/sW3keQK

    · 명함주소 : http://koreahr.co.kr/card.jpg

      · 메일주소 : job@koreahr.co.kr


복리후생

급여제도
퇴직연금, 인센티브제, 퇴직금, 4대 보험

접수기간 및 방법

마감되었습니다.

시작일
2022.09.26 21:00
마감일
2022.10.03 23:59

관심기업 설정 후 다음 채용시 지원해 보세요.

대표자명
변재웅
기업형태
중소기업, 주식회사
업종
경영 컨설팅업
설립일
2005년 4월 21일 (업력 20년차)
홈페이지
http://koreahr.co.kr
기업주소
서울 영등포구 여의서로 43, 902호
기업정보 전체보기

이어보는 Ai매치 채용정보

사람인 인공지능 기술 기반으로 맞춤 공고를 추천해드리는 사람인의 채용정보제공 서비스입니다.