본문 바로가기

반도체칩 관련 엔지니어 3년 이상 코스닥 상장사

핵심 정보

경력
경력 3년 ↑
학력
대졸(4년제) 이상
근무형태
정규직, 계약직, 프리랜서
급여
면접 후 결정
근무일시
주 5일(월~금)
근무지역
경기 수원시 영통구
최저임금계산에 대한 알림 하단에 명시된 급여, 근무 내용 등이 최저임금에 미달하는 경우 위 내용이 우선합니다.

본 채용정보는 마감되었습니다.

(주)코리아휴먼리소시스에서 채용공고가 시작되면 이메일로 알려드립니다.

상세요강


안녕하십니까? 고급인재 전문 헤드헌팅 서치펌 KoreaHR (Since 2005.04)입니다. 아래와 같이 의뢰사로부터 의뢰를 받아 후보자 발굴 중에 있사오니 관심 있는 분의 많은 지원 바랍니다. 

아래 채용사의 정보 및 모집요강을 보시고 경력면에서 일치하다고 판단되시면 지원을 부탁드리고자 합니다.

혹 지원이 어려우실경우 주변의 지인중의 적합한 경력을 가지신 분께 추천이라도 부탁드립니다.

참고로 지원시 보유하고 계신 자율형식의 이력서 보내주시면 되시오며 지원서류는 철저히 개인정보 보호해드리며 본인의 모든 신상정보를 공개하는 않는다는 점을 자신있게 말씀드립니다.

잘 아시겠지만 헤드헌팅을 통하여 지원하실 경우 일체의 불이익과 금전적 비용이 없으며 수수료는 의뢰한 기업에서 전액 부담을 하고 헤드헌터는 후보자 발굴과 서류추천 및 면접일정 조율등의 절차를 수행합니다. 

채용이 이루어질 경우 당연히 헤드헌팅사의 소속이 아니라 의뢰사의 정규직 채용입니다. (파견,아웃소싱 등이 아님)

공채와 달리 또는 공개채용이 동시 진행중일지라도 수많은 공채 지원자의 이력서와 달리 다이렉트로 검토될수 있으며 고객사 인사담당자와 수시로 정보교환을 통해 진행과정이나 결과를 바로 알려드릴수 있습니다.

또한 관련된 매칭되는 적합한 포지션이 있을 경우 한시적이 아닌 지속적으로 재추천을 드리는 장점도 있습니다.

좋은 인연으로 함께 하실수 있기를 기대합니다.



반도체칩 관련 엔지니어 3년 이상 코스닥 상장사 


▣ 회사소개

   - 코스닥상장사 / 20년 업력 150명 이상 중소기업 / 반도체칩 제조 설계기업

   - 경기도 수원시 영통구 근무


▣ 포지션

1) ASIC Front-End Engineer

2) ASIC Back-End Engineer

3) Design Verification Engineer

4) RTL Engineer 

5) Foundation IP

6) Design Platform



▣ 담당업무

1) ASIC Front-End Engineer

    ㆍ 공학전공 (석박사 우대)

    ㆍ 영어 가능자 (EㆍMail 작성 / 의사소통 가능자)

    ㆍ3년 이상 경력

■ ASIC Frontend Implementation   

    ㆍ Logic Synthesis, STA, SDC Clean, Formal Verification   

    ㆍ Low Power Implementation, UPF design flow   

    ㆍ SCAN, ATPG, Memory BIST   

    ㆍ High Speed IP (DDR5/PCIe/NANDPHY) Implementation 및 Test Scheme 구현 경험자 우대   

    ㆍ FinFET 경험자 우대

■ DFT Implementation and Diagnosis

    ㆍ Chip DFT architecture implementation

    ㆍ Logic DFT : SCAN architecture configuration, ATPG and Diagnosis

    ㆍ Memory DFT : BIRA/BISR, BIST and Diagnosis

    ㆍ DFT for Analog IP, Special IO and Automotive device

    ㆍ 양산 수량 1억개 이상 제품 개발 경험자 우대


2) ASIC Back-End Engineer

ㆍ 공학전공 (석박사 우대)

ㆍ 영어 가능자 (EㆍMail 작성 / 의사소통 가능자)

ㆍ3년 이상 경력

■ Auto P&R layout and physical verification   

    ㆍ Auto P&R Tool 유경험자

    ㆍ Tcl script 작성 가능자

    ㆍ Physical Verification (Calibre PERC/DRC/ERC/LVS)

■ SI/PI analysis   

    ㆍ Ansys redhawk 유경험자

    ㆍ Onㆍchip and system level signal/power integrity 및 reliability analysis

    ㆍ ASIC design flow (RTL to GDS)에 대한 이해

    ㆍ EDA data format (LEF/DEF, GDS, Liberty, STA, SPEF)에 대한 이해

    ㆍ Voltage drop 또는 EM hotㆍspot의 원인 분석

    ㆍ CPM(Chip Power Model) 생성 및 적용


3) Design Verification Engineer

■ SOC/IP Design Verification

    ㆍ SOC Architecture 및 IP Specification에 대한 이해를 바탕으로 기능 검증 수행

    ㆍ SystemVerilog 등 HVL(Hardware Verification Language) 이용

    ㆍ UVM 기반 검증 환경

    ㆍ RTL 설계 경험자 우대

    ㆍ 공학전공 (석박사 우대)

    ㆍ 영어 가능자 (EㆍMail 작성 / 의사소통 가능자)

    ㆍ3년 이상 경력


4) RTL Engineer 

■ RTL Design

    ㆍ Soc 기반(Processor & AMBA Bus) System 개발 경험자

    ㆍ RTL Design with Verilog or SystemVerilog

    ㆍ Logic synthesis와 timing constraints에 대한 이해

    ㆍ DFT/SCAN에 대한 이해

    ㆍ script language 유경험자 우대 (shell programming/Perl/python)

    ㆍ 공학전공 (석박사 우대)

    ㆍ 영어 가능자 (EㆍMail 작성 / 의사소통 가능자)

    ㆍ3년 이상 경력


5) Foundation IP

■ Standard cell library 개발 인력

    ㆍ 최소 5년 정도의 cell circuit 설계 또는 analog 회로 설계 경험자

    ㆍ Cell library characterization 경험자

    ㆍ 첨단공정 (FinFET)을 이용한 개발 경험자 선호

    ㆍ 석/박사 전자 공학 전공자 우대

    ㆍ 영어 가능자 (Speaking/Writing 가능자)

    ㆍ5년 이상


■ Embedded SRAM/ROM 개발 인력

    ㆍ 최소 5년 정도의 SRAM/ROM core 설계 또는 analog 회로 설계 경험자

    ㆍ 첨단 공정 (FinFET)을 이용한 개발 경험자 선호

    ㆍ Configurable SRAM/ROM core 설계 경험자 선호

    ㆍ 석/박사 전자 공학 전공자 우대

    ㆍ 영어 가능자 (Speaking/Writing 가능자)

    ㆍ 석/박사 전자 공학 전공자 우대

    ㆍ 영어 가능자 (Speaking/Writing 가능자)

    ㆍ5년 이상


■ Design kit 개발/검증 인력

    ㆍ 최소 3년 이상의 design kit 개발 및 Library QA 경험자

    ㆍ ASIC/SOC Physical implementation & design (RTLㆍtoㆍGDS) 경험자

    ㆍ 주요 EDA tool (Cadence, Synopsys, Mentor) 사용 가능한 자

    ㆍ Programming language 숙련자 (Linux, Cㆍshell, Tcl, Perl, Python, ...)

    ㆍ IPㆍlevel Testㆍchip 제작 및 Silicon 검증 경험자

    ㆍ 석/박사 전자 공학 전공자 우대

    ㆍ 영어 가능자 (Speaking/Writing 가능자)

    ㆍ3년 이상



6) Design Platform

■ CPU: CPU Hardening 인력

    ㆍ 최소 10년 정도 logic 공정을 이용한 FrontㆍEnd/BackㆍEnd 경험자

    ㆍ 최소 5년 정도 FinFET 공정을 이용한 SOC FrontㆍEnd/BackㆍEnd 경험자

    ㆍ Advanced CPU core (CortexㆍA5x, A7x) Hardening 경험자 우대

    ㆍ 석/박사 전자 공학 전공자 우대

    ㆍ 영어 가능자 (Speaking/Writing 가능자)

    ㆍ5년 ~ 10년 이상

■ DP: Design platform 개발/검증 인력

    ㆍ Top integration 및 verification 경험자 (최소 3년 이상 유경험자)

    ㆍ Block/IP integration 및 verification 경험자 (최소 5년 이상 유경험자)

    ㆍ CPU subsystem 설계 경험자 (최소 3년이상 유경험자)

    ㆍ Platformㆍbased FPGA 설계 및 검증 경험자

    ㆍ Programming 가능자 우대 (Linux, Cㆍshell, Tcl, Perl, Python, …)

    ㆍ 석/박사 전자 공학 전공자 우대

    ㆍ 영어 가능자 (Speaking/Writing 가능자)

    ㆍ3년 ~ 5년 이상


▣ 접수방법

    1. 이력서(사진첨부 / 연락처 및 희망 연봉기재)

    2. 자기(경력)소개서(근무회사 소개 및 주요 경력업무 위주로 기재)

    3. 가급적 MS-word 자료를 부탁드립니다.

    ※ 채용마감일이 따로 있지는 않으며 채용시 마감인 관계로 빠른 지원을 부탁드립니다.

  

▣ 담당자

    헤드헌팅 전문주식회사 KoreaHR 변재웅 대표

    · 웹사이트: http://koreahr.co.kr

    · 연락전화번호 : 02-2038-3232

    · 휴대폰 : 010-4007-5737

    · 카카오톡 오픈채팅 : https://open.kakao.com/o/sW3keQK

    · 명함주소 : http://koreahr.co.kr/card.jpg

    · 메일주소 : job@koreahr.co.kr

복리후생

급여제도
퇴직연금, 인센티브제, 퇴직금, 4대 보험

접수기간 및 방법

마감되었습니다.

시작일
2022.08.14 12:00
마감일
2022.08.21 23:59

관심기업 설정 후 다음 채용시 지원해 보세요.

(주)코리아휴먼리소시스
기업형태
중소기업, 주식회사
사원수*
20 명 (2012년 기준)
업종
경영 컨설팅업
설립일*
2005년 4월 21일 (업력 17년)
대표자명*
변재웅
홈페이지
http://koreahr.co.kr
기업주소
서울 영등포구 여의서로 43, 902호

항목은 본사정보와 다를 수 있습니다.

기업정보

이어보는 Ai매치 채용정보

사람인 인공지능 기술 기반으로 맞춤 공고를 추천해드리는 사람인의 채용정보제공 서비스입니다.