Video Codec Firmware/
Software Developers
(경력, 신입)
*신입의 경우 전문연구요원 가능 |
- 비디오 코덱 IP 펌웨어 설계
- 비디오 코덱 SW 분석, 설계, 개발
- test cases and test-automation suite 개발
- hardware design team과의 협업 |
[자격요건]
- 다음 중 한가지 이상 만족
1. H.264, HEVC, VP9, AV1 등과 같은 최신
비디오 코덱 표준 하나 이상 이해
2. 임베디드(크로스 컴파일러) 환경에서
하드웨어 IP/SoC용 펌웨어 개발 경험
- C언어 사용 경험
[우대사항]
- C/C++를 이용한 비디오 코덱 개발경험
- C/C++/Python/Node.js를 사용한 개발 경험
- C/C++/MATLAB를 이용한 비디오
알고리즘 개발/구현 경험
- 오픈 소스 프로젝트 경험
- GNU cross toolchain 개발자
|
Customer Engineering - Firmware/Software Developers (경력) |
- 비디오 코덱 IP 펌웨어 설계
- 고객으로부터 보고된 문제 분석 및 해결
- customized features 개발
- 내부 및 외부(고객) 팀과 협업
- Customer Support를 위한 해외출장(간헐적) |
[자격요건] - 학사 기준 해당분야 5년 이상 경력
- H.264, HEVC, VP9, AV1 등과 같은 최신 비디오 코덱 표준 하나 이상 이해
- 임베디드 환경에서 하드웨어 IP/SoC용 펌웨어 개발 경험
- C언어 사용 경험
- 영어를 사용하여 외국인 고객과 커뮤니케이션 가능자(서면, 구두)
[우대사항] - 상업적으로 성공한 제품의 개발 또는 고객 엔지니어링 경험
- Multimedia frameworks 이용한 개발경험
- Android 또는 Linux에 대한 지식
|
RTL Design/
Verification Engineers
(경력, 신입) |
- Spec definition, macro/micro
아텍처 설계, RTL 코딩, simulation
and synthesis을 포함한 모듈 개발
- scripting tool을 사용하여 기존
RTL 블록과 검증 환경을 유지 및 향상
- Software development team과 협업 |
[자격요건]
* 경력
- ASIC/SOC/FPGA 개발 경험
- Verilog HDL 및 C/C+를 사용한
설계/검증에 대한 전문 지식
- AMBA AXI와 memory sub-system에 대한 지식
- RTL simulation, debugging, synthesis,
and lint/CDC을 위한 EDA 툴의 기술 보유
* 신입
- Verilog HDL 및 C/C++를 이용한 개발 경험
- RTL simulation, debugging, and synthesis을
위한 EDA 툴 사용 경험
[우대사항]
- 아래 개발 경험
ㆍmemory sub-system
ㆍimage signal processing
ㆍvideo codec
- Python/Perl 사용 가능자
- SystemVerilog를 사용한 test bench 가능자
|
