RTL 설계
엔지니어 채용

모집요강

모집부문
RTL 설계 0명
지원자격
    ㆍ경력 무관 (신입 지원가능)
    ㆍIC 설계 Flow 및 설계방법론에 대한 이해 
    ㆍVerilog,/SystemVerilog를 활용한 RTL coding & simulation 가능자
우대사항
ㆍ아날로그 IC 설계 유경험자, 석사 학위자 
ㆍ FPGA 설계 경험자
ㆍ C/C++, script language (shell/tcl) 가능자
ㆍRTL 합성 및 Timing 분석 가능자
ㆍ전기/전자공학 전공자

근무조건

ㆍ근무형태:정규직 (수습기간 3개월)
ㆍ근무일시:주 5일 (월~금) 탄력 근무제

전형절차

  1. 서류전형
  2. 면접
  3. 최종합격

접수기간 및 방법

ㆍ접수기간:2024년 5월 9일 (목) 17시 ~ 상시
ㆍ접수방법:사람인 입사지원
ㆍ이력서양식:사람인 온라인 이력서

유의사항

ㆍ입사지원 서류에 허위 사실이 발견될 경우, 채용 확정 이후라도 채용이 취소될 수 있습니다.